« Électronique numérique : logique/Assemblage de fonctions » : différence entre les versions
Contenu supprimé Contenu ajouté
mAucun résumé des modifications |
mAucun résumé des modifications |
||
Ligne 88 :
|-
|[[Image:Td2fig3.png]] ||
<source lang="VHDL">
-- Commentaire VHDL
ENTITY Fct IS
Ligne 103 ⟶ 102 :
i3:ou PORT MAP(e0e1,e2bar,s);
END truc;
</source>
|}
| |||