Avec cette méthode, les circuits du cache ressemblent à ce qui illustré ci-dessous. Chaque ligne de cache contient à la fois le tag et les données. Le tag est envoyé à chaque ligne de cache,. qui le comparent avec leLe tag stockéenvoyé dansest laalors lignecomparé deavec cache.le CelaTag demandecontenu quedans chaque ligne de cache soit dotée d'un comparateur dédié, comme c'est le cas sur les mémoires associatives. un défaut de cache a lieu quand toutes les comparaisons sont négatives, et n'a pas lieu sinon. En clair, détecter un défaut de cache demande juste de connecter une porte ET à plusieurs entrées à tous les comparateurs. Si une ligne de cache matche avec le tag envoyé en entrée, la ligne pour laquelle il y a eu une égalité est alors connectée sur lales sortielignes de donnéebit du cache(''bitlines''). Cela est réalisé par un circuit quicommandé estpar relié à la sortie dule comparateur de la ligne de cache. Il ne reste plus qu'à sélectionner la portion de la ligne de cache qui nous intéresse, grâce à un paquet de multiplexeurs. Cela permet d'effectuer une lecture ou écriture, commemais pouril faut aussi préciser si il y a eu un défaut de cache ou un succès. lesUn succès de cache a lieu quand au moins des comparaisons est positive, alors que c'est un défaut de cache sinon. En autresclair, cachesdétecter un succès de cache demande juste de connecter une porte OU à plusieurs entrées à tous les comparateurs.
[[File:Organisation générale d'un cache totalement associatif.png|centre|vignette|upright=2|Organisation générale d'un cache totalement associatif.]]
