« Fonctionnement d'un ordinateur/Les jeux d'instructions » : différence entre les versions

m
 
{|class="wikitable"
|+ Différences CISC/RISC
|-
! Propriété!!CISC!!RISC
|-
! scope="col"| Nombre d'instructions
| Élevé, parfois plus d'une centaine.
| Faible, moins d'une centaine.
|-
! scope="col"|Type d'Longueur des instructions
| Instructions de taille variable, pour améliorer la densité de code.
|Beaucoup d'instructions complexes, qui prennent plus d'un cycle d'horloge : fonctions trigonométriques, gestion de texte, calculs cryptographiques, compression de données, etc.
| Instructions de taille fixe pour simplifier le processeur.
|Pas d'instruction complexe : toutes les instructions prennent un cycle (hors accès mémoire).
|-
! scope="col"|Types deType donnéesd'instructions
| Beaucoup d'instructions complexes, qui prennent plus d'un cycle d'horloge : fonctions trigonométriques, gestion de texte, calculs cryptographiques, compression de données, etc.
|Supportent des types de données complexes : texte via certaines instructions, graphes, listes chainées, etc.
| Pas d'instruction complexe : toutes les instructions prennent un cycle (hors accès mémoire).
|Types supportés limités aux entiers (adresses comprises) et flottants.
|-
! scope="col"|Modes d'adressageTypes de données
| Supportent des types de données complexes : texte via certaines instructions, graphes, listes chainées, etc.
|Gère un grand nombre de modes d'adressages : indirect avec auto-incrément/décrément, inhérent, indexed absolute, etc.
| Types supportés limités aux entiers (adresses comprises) et flottants.
|Peu de modes d’adressage : les modes d'adressages complexes ne sont pas pris en charge.
|-
! scope="col"|Nombre Modes d'accès mémoire par instructionadressage
| Gère un grand nombre de modes d'adressages : indirect avec auto-incrément/décrément, inhérent, indexed absolute, etc.
|Possibilité d'effectuer plusieurs accès mémoires par instruction, avec certains modes d'adressage.
| Peu de modes d’adressage : les modes d'adressages complexes ne sont pas pris en charge.
|Pas plus d'un accès mémoire par instruction.
|-
! scope="col"|Load-store Nombre d'accès mémoire par instruction
| Possibilité d'effectuer plusieurs accès mémoires par instruction, avec certains modes d'adressage.
|Non.
| Pas plus d'un accès mémoire par instruction.
|Oui.
|-
! scope="col"|Spécialisation des registresLoad-store
| Non.
|Présence de registres spécialisés : registres flottants, registres d'adresses, registres d'index, registres pour les compteurs de boucle, etc.
| Oui.
|Presque pas de registres spécialisés, et usage de registres généraux.
|-
! scope="col"|Nombre deSpécialisation des registres
|Peu Présence de registres spécialisés : rarementregistres plusflottants, deregistres 16d'adresses, registres entiersd'index, registres pour les compteurs de boucle, etc.
|Beaucoup Presque pas de registres spécialisés, souventet plususage de 32registres généraux.
|-
! scope="col"|Longueur desNombre instructionsde registres
| Peu de registres : rarement plus de 16 registres entiers.
|Instructions de taille variable, pour améliorer la densité de code.
| Beaucoup de registres, souvent plus de 32.
|Instructions de taille fixe pour simplifier le processeur.
|}
 
41 129

modifications