« Fonctionnement d'un ordinateur/Les bus et liaisons point à point (généralités) » : différence entre les versions

Contenu supprimé Contenu ajouté
Ligne 246 :
[[File:I2C Architecture 2.svg|centre|Bus I2C.]]
 
Celui-ci utilise deux fils pour, respectivement, le transport des données et de l'horloge, nommés SDA (Serial Data Line) et SCL (Serial Clock Line). Ces deux fils sont mis à 1 à l'état de repos. L'horloge n'est active que lors du transfert effectif des données, et reste à 1 sinon. Les données sont transmises bit par bit, avec pour détail que les données sont maintenues tant que l’horloge est à 1. Dit autrement, le signal de donnée ne montre aucun front entre deux fronts de l'horloge. Retenez bien cette remarque., Uncar transfert de données commence avec unelle n'''bit START''', qui est codévalide parque unepour misela àtransmission 0 de ld'horloge avant le fil de donnée, et se termine avec un '''bit STOP''', qui correspond aux conditions inverses. Les deux correspondent à une violation de la règle qui veut qu'il y aie absence de front sur le signal de données entre(et deuxles frontsbits d'horlogeACK/NACK).
 
{|class="wikitable"
<gallery widths=350px heights=200px>
|[[File:I2C Encodage.svg|Encodage des données.]]
|[[File:I2C STARTACK.svg|Bit STARTACK/NACK.]]
|}
I2C RESTART.svg|Bit RESTART
 
I2C STOP.svg|Bit STOP.
Un transfert de données commence avec un '''bit START''', qui est codé par une mise à 0 de l'horloge avant le fil de donnée, et se termine avec un '''bit STOP''', qui correspond aux conditions inverses. Les deux correspondent à une violation de la règle qui veut qu'il y aie absence de front sur le signal de données entre deux fronts d'horloge.
I2C ACK.svg|Bit ACK/NACK.
 
</gallery>
{|class="wikitable"
|[[File:I2C START.svg|Bit START.]]
|[[File:I2C RESTART.svg|Bit RESTART]]
|[[File:I2C STOP.svg|Bit STOP.]]
|}
 
<noinclude>