« Électronique numérique : logique/Assemblage de fonctions » : différence entre les versions
Contenu supprimé Contenu ajouté
mAucun résumé des modifications |
mAucun résumé des modifications |
||
Ligne 139 :
|}
<u>'''Remarque'''</u> : l'écriture du programme précédent n'est pas tout à fait complète, il manque le "package" mais nous n'évoquons pas ce problème pour le moment (voir le WIKIBOOK Conception et VHDL, particulièrement la section [[TD1_VHDL#Assembler_des_composants_en_VHDL|assembler
Le signe "=>" dans les "PORT MAP" doit être lu : "est relié à".
| |||