« Électronique numérique : logique/Assemblage de fonctions » : différence entre les versions
Contenu supprimé Contenu ajouté
mAucun résumé des modifications |
mAucun résumé des modifications |
||
Ligne 49 :
=== Retour sur le langage VHDL ===
====Programme VHDL et équations====
Un programme [[w:VHDL |VHDL]] comporte une partie entité et une partie architecture.
<source lang="VHDL">
Ligne 79 :
END truc;
</source>
====Programmation VHDL structurelle====
Le style de programmation structurel consiste à décrire un schéma en [[w:VHDL |VHDL]]. On appelle cela aussi décrire une [[w:Netlist|NETLIST]]. Une NETLIST est une liste des équipotentielles d'un schéma électronique, ou ce qui revient au même une liste des connexions entre circuits. Tous les outils de CAO proposant une saisie de schéma sont capables de sortir une NETLIST. Certains outils sont capables de sortir une NETLIST en VHDL.
Pour écrire un programme VHDL qui décrit un schéma, on commence par décrire les portes élémentaires.
On suppose que les portes élémentaires du TD1 s'appellent oui, inverseur, et, et_non, ou, ou_non, ouex.
| |||