Historique de la page
25 juin 2022
10 juin 2022
Mewtow
→Le bus d'adresse
m+20
Mewtow
→Le bus d'adresse
m+524
Mewtow
→Le bus d'adresse
m+728
Mewtow
→Les bits de lecture/écriture
m+33
Mewtow
→Le bus d'adresse
m+91
Mewtow
→Le sens de transmission sur le bus
m+84
Mewtow
→Les mémoires multiport
m+11
Mewtow
→Les mémoires multiport
m+15
Mewtow
→Les mémoires multiport
m+480
Mewtow
→Les bits de lecture.écriture
mMewtow
→Les bits de lecture.écriture
m+29
Mewtow
→Les bits de lecture.écriture
m+64
Mewtow
→Le bit R/W du bus de commande
m+1 686
Mewtow
→Le bus de commande et d'adresse
m+365
Mewtow
→Le bus de données et les mémoires multiports
m+116
Mewtow
→Le bus de données et les mémoires multiports
m+878
Mewtow
aucun résumé des modifications
m+47
Mewtow
→Le bus de commande et d'adresse
m+276
Mewtow
aucun résumé des modifications
m−176
Mewtow
→Le bit R/W du bus de commande
m−1
4 juin 2022
3 juin 2022
2 juin 2022
Mewtow
→Le bus d'adresse et le bit ALE
m−16
Mewtow
aucun résumé des modifications
m−1
Mewtow
→Les mémoires multiports
m−20
Mewtow
Page créée avec « Une mémoire communique avec d'autres composants : le processeur, les entrées-sorties, et peut-être d'autres. Pour cela, la mémoire est reliée à un ou plusieurs bus. Suivant la mémoire et sa place dans la hiérarchie mémoire, le bus sera plus ou moins spécialisé. Par exemple, la mémoire principale est reliée au processeur et aux entrées-sorties via le bus système. Pour les autres mémoires, la logique est la même, si ce n'est que la mémoire est rel... »
+9 062